首页
> RISC-V技术
> RISC-V CPU IP
> RISC-V 32位架构IP
>
E200
E200
RISC-V 32位架构IP
E200:
奕斯伟计算E200 32位通用微处理器是一款低功耗、高性能32位RISC-V嵌入式CPU IP产品。
专为嵌入式轻量级微控制器应用而设计，为进一步提升性能，增加L1缓存、B扩展、F扩展、Zicbom缓存操作扩展和Smepmp安全扩展。
专为嵌入式轻量级微控制器应用而设计，为进一步提升性能，增加L1缓存、B扩展、F扩展、Zicbom缓存操作扩展和Smepmp安全扩展。
特性
| 特性 | 描述 | ||||
| 指令集架构 | RISC-V 32位 IMAC(B)(F) | ||||
| 模式 | 支持机器模式（Machine-mode）和用户模式（User-mode） | ||||
| 安全 | 支持Smepmp；可选0-16个物理内存保护（PMP）区域 支持 PPMA(Programmable Physical Memory Attributes) 检查 |
||||
| 流水线 | 2级流水线 | ||||
| 处理器内存储 | TIM0 和 TIM1，大小均可配置（0KB-128MB），ECC 可选 | ||||
| L1 指令缓存(L1 I$) | 大小可配置（4KB-128KB），Parity/ECC 可选 | ||||
| L1 数据缓存(L1 D$) | 大小可配置（4KB-128KB），Parity/ECC 可选 | ||||
| 中断 | CLIC 中断控制器，支持高达 112个中断请求，支持不可屏蔽中断(NMI) | ||||
| 调试 | 调试模块（Debug module）支持JTAG/cJTAG | ||||
| 总线接口 | 1.指令缓存接口（ICache Port)：32位AHB主接口 2.数据缓存接口（DCache Port）：32位AHB主接口 3.指令缓存接口和数据缓存接口可合为一个系统接口（System Port）：32位AHB主接口 4.外设接口（Peripheral Port）：32位 AHB主接口 5.前置接口（Front Port）： 32位 AHB从接口，用于从外部访问 TIM |
||||
| CoreMark （CoreMarks/MHz） | 4.65 | ||||
| Dhrystone-Legal （DMIPS/MHz） | 1.90 | ||||
京公网安备 11030102011303号