首页
> RISC-V技术
> RISC-V CPU IP
> RISC-V 32位架构IP
>
ES000
ES000
RISC-V 32位架构IP
ES000:
奕斯伟计算ES000 32位信息安全处理器是32位RISC-V信息安全型CPU IP产品，专门为SIM卡、物联网安全、金融支付等高安全性领域而设计 。
它针对多种攻击模型实现了十余项Anti-tamper安全功能；
支持ESWIN Sight功能，提供波形调试工具，让用户轻松了解CPU内部状态及事件。
它针对多种攻击模型实现了十余项Anti-tamper安全功能；
支持ESWIN Sight功能，提供波形调试工具，让用户轻松了解CPU内部状态及事件。
特性
| 特性 | 描述 | ||||
| 指令集架构 | RISC-V 32位 E(M)_Zicsr_Zifencei_Zc | ||||
| 模式 | 机器模式（Machine-mode）和用户模式（User-mode） | ||||
| 安全 | 支持Smepmp，可选0-16个物理内存保护区域（PMP Region） 支持数据通路随机极化、指令周期一致化等十余项安全功能 |
||||
| 流水线 | 2级流水线 | ||||
| 处理器内存储 | TIM0和TIM1，大小均可配置（0KB-128MB），Parity/ECC可选 | ||||
| 中断 | CLIC 中断控制器，支持112个中断请求，支持不可屏蔽中断（NMI） | ||||
| 调试 | 调试模块（Debug module）支持JTAG/cJTAG | ||||
| 总线接口 | 1. 外设接口（Peripheral Port）：32位AHB主接口； 2. 系统接口（System Port）：32位AHB主接口（可选配）； 3. 前置接口（Front Port） ：32位AHB从接口，用于从外部访问TIM0和TIM1 |
||||
| CoreMark（CoreMarks/MHz） | 2.50 | ||||
| Dhrystone-Legla（DMIPS/MHz） | 1.00 | ||||
京公网安备 11030102011303号