特性 | 描述 | ||||
指令集架构 | RISC-V 32位 IMA(FD)CB(P)_Zicsr_Zifencei_Zicbom_(Zicond) | ||||
模式 | 机器模式(Machine-mode)、用户模式(User-mode) | ||||
安全 | 支持物理内存保护(PMP) 区域最高可达16个 | ||||
流水线 | 6级顺序超标量流水线,带分支预测器(Branch Predictor) | ||||
处理器内存储 | ITIM和DTIM,大小均可配置(0KB-128MB) | ||||
L1指令缓存(L1 I$) | 大小可配置(4KB-128KB) | ||||
L1数据缓存(L1 D$) | 大小可配置(4KB-128KB) | ||||
中断 | CLIC中断控制器,支持高达496个中断请求,支持不可屏蔽中断(NMI) | ||||
调试跟踪 | 调试模块(Debug module)支持JTAG/cJTAG 跟踪模块(Trace module)支持RISC-V N-Trace |
||||
总线接口 | 1. 内存接口(Memory Port):64位AHB/AXI主接口 2. 外设接口(Peripheral Port):32位AHB主接口 3. 前置接口(Front port) :32位AHB从接口,用于从外部访问TIM0和TIM1 |
||||
CoreMark(CoreMarks/MHz) | 5.26 | ||||
Dhrystone-Legla(DMIPS/MHz) | 2.89 |