首页
> RISC-V技术
> RISC-V CPU IP
> RISC-V 32位架构IP
>
E320
E320
RISC-V 32位架构IP
E320:
奕斯伟计算E320 32位通用处理器是面向DSP应用的32位RISC-V嵌入式CPU IP。
支持RISC-V DSP扩展V0.9.11完整集合，包含Zpn + Zbpbo + Zpsfoperand共244条指令；
支持RISC-V N-Trace。
支持ESWIN性能增强扩展。
支持RISC-V DSP扩展V0.9.11完整集合，包含Zpn + Zbpbo + Zpsfoperand共244条指令；
支持RISC-V N-Trace。
支持ESWIN性能增强扩展。
特性
| 特性 | 描述 | ||||
| 指令集架构 | RISC-V 32位IMACB(F)(P)_Zicsr_Zifencei_Zicbom | ||||
| 模式 | 机器模式（Machine-mode）、用户模式（User-mode） | ||||
| 安全 | 支持Smepmp，可选0-16个物理内存保护区域（PMP Region） | ||||
| 流水线 | 3级流水线 | ||||
| 处理器内存储 | TIM0和TIM1，大小均可配置（0KB-128MB） | ||||
| L1指令缓存(L1 I$) | 大小可配置（4KB-128KB） | ||||
| L1数据缓存(L1 D$) | 大小可配置（4KB-128KB） | ||||
| 中断 | CLIC中断控制器，支持高达496个中断请求，支持不可屏蔽中断（NMI） | ||||
| 调试跟踪 | 调试模块（Debug module）支持JTAG/cJTAG 跟踪模块（Trace module）支持RISC-V N-Trace |
||||
| 总线接口 | 1. 指令缓存接口（ICache Port）：32位AHB-Lite主接口 2. 数据缓存接口（Dcache Port）：32位AHB-Lite主接口 3. 外设接口（Peripheral Port）：32位AHB-Lite主接口 4. 前置接口（Front Port）： 32位AHB-Lite从接口 |
||||
| CoreMark（CoreMarks/MHz） | 4.10 | ||||
| Dhrystone-Legla（DMIPS/MHz） | 1.98 | ||||
京公网安备 11030102011303号