特性 | 描述 | ||||
指令集架构 | RISC-V32位E(M)_Zicsr_Zifencei_Zc_Zicond | ||||
模式 | 机器模式(Machine-mode)、用户模式(User-mode) | ||||
安全 | 可配置0-16个物理内存保护(PMP)区域 | ||||
流水线 | 3级流水线 | ||||
处理器内存储 | TIM0 和 TIM1,大小均可配置(0KB-128MB) | ||||
中断 | CLIC 中断控制器,支持112个中断请求,支持不可屏蔽中断(NMI) | ||||
调试 | 调试模块(Debug module)支持JTAG/cJTAG | ||||
总线接口 | 1. 外设接口(Peripheral Port):32位AHB主接口 2. 前置接口(Front Port) :32位AHB从接口 ,用于从外部访问TIM0和TIM1 |
||||
CoreMark(CoreMarks/MHz) | 3.02 | ||||
Dhrystone-Legla(DMIPS/MHz) | 1.66 |