첫 페이지
> RISC-V기술
> RISC-V CPU IPs
> RISC-V 64-bit 아키텍처IP
>
S700
S700
RISC-V 64-bit 아키텍처IP
S700:
ESWIN Computing S700 64-bit 범용 프로세스는 고성능 64-bit RISC-V 애플리케이션 수준의 CPU IP입니다.
자체 개발한 9~12 스테이지 파이프라인, 비순차적 트리플 이슈 아키텍처를 채택하였습니다.
3단계 cache를 갖춘, 최대 쿼드 코어로 상호 연결된 CPU 하위 시스템을 구성할 수 있으며 코어 간 캐시 일관성을 지원합니다.
사용 및 디버깅을 위해 신뢰할 수 있는 실행 환경, E-Trace 디버깅 등 기능을 지원합니다.
Linux 등 운영체제 지원, 모바일 프로세서, 애플리케이션 프로세서 등 고성능 환경에 폭넓게 응용 가능합니다.
자체 개발한 9~12 스테이지 파이프라인, 비순차적 트리플 이슈 아키텍처를 채택하였습니다.
3단계 cache를 갖춘, 최대 쿼드 코어로 상호 연결된 CPU 하위 시스템을 구성할 수 있으며 코어 간 캐시 일관성을 지원합니다.
사용 및 디버깅을 위해 신뢰할 수 있는 실행 환경, E-Trace 디버깅 등 기능을 지원합니다.
Linux 등 운영체제 지원, 모바일 프로세서, 애플리케이션 프로세서 등 고성능 환경에 폭넓게 응용 가능합니다.
특성
| 특성 | 설명 | ||||
| 명령어 집합 아키텍처 | RV64 GCB(V) | ||||
| 멀티 코어 | 단일 코어，듀얼 코어，쿼드 코어 옵션 지원 | ||||
| 모드 | 기계 모드（Machine-mode）, 슈퍼바이저 모드（Supervisor-mode）, 유저 모드（User-mode） 지원 | ||||
| 보안 | ESWIN신뢰 실행 환경（TEE）솔루션 지원, 물리 메모리 보호（PMP）구역 최대 64개까지 가능 | ||||
| 파이프라인 | 12스테이지 슈퍼스칼라 비순차적 파이프라인, 3채널 디코딩 | ||||
| 분기 예측기 | BTB, IJTB, BHT, RAS | ||||
| L1 명령어 캐시（L1 I$） | 사이즈 설정 가능（16KB - 64KB）, Parity/ECC 옵션 | ||||
| L1 데이터 캐시（L1 D$） | 사이즈 설정 가능（16KB - 64KB）, Parity/ECC 옵션 | ||||
| 프라이빗 L2 캐시 （Private L2$） | 사이즈 설정 가능（0KB - 512KB）, Parity/ECC 옵션 | ||||
| 종단 레벨 캐시 공유 （Cluster LLC） | 사이즈 설정 가능（512KB-4MB）, Parity/ECC 옵션 | ||||
| 메모리 관리 장치 | SV39, ITLB, DTLB | ||||
| 인터럽트 | CLINT, PLIC | ||||
| 디버그 추적 | 디버그 모듈（Debug module）JTAG 지원 추적 모듈（Trace module） RISC-V 표준의 E-Trace 지원 |
||||
| 버스 포트 | 1.메모리 포트（Memory Port）：128-bit AXI 마스터 포트 2.주변 장치 포트（Peripheral Port）：128-bit AXI 마스터 포트 3.프론트 포트（Front port） ：128-bit AXI 슬레이브 포트 |
||||
