| 특성 | 설명 | ||||
| 명령어 집합 아키텍처 | RISC-V 32비트(E/I)(M)(C/Zc) | ||||
| 모드 | 머신모드 | ||||
| 파이프라인 | 2스테이지 파이프라인 | ||||
| 인터럽트 | 1~16개 인터럽트 요청 지원 | ||||
| 디버그 | 디버그 모듈(Debug module) JTAG/cJTAG 지원 | ||||
| 버스 포트 | 시스템 포트(System Port):32비트AHB-Lite 마스터 포트 | ||||
| 비정렬 액세스 | 옵션 | ||||
| CoreMark (CoreMarks/MHz) | 2.11 | ||||
| Dhrystone-Legal (DMIPS/MHz) | 0.79 | ||||