첫 페이지
> RISC-V기술
> RISC-V CPU IPs
> RISC-V 32-bit 아키텍처IP
>
ES000
ES000
RISC-V 32-bit 아키텍처IP
ES000:
ESWIN Computing ES000 32-bit 정보 보안 프로세스는 32-bit RISC-V정보 보안형 CPU IP 제품으로 SIM카드, 사물인터넷 보안, 금융 결제 등 보안성이 높은 분야에 맞게 특별히 설계되었습니다.
다양한 공격 모델에 대해 십여 개의 Anti-tamper 보안 기능을 구현하였습니다.
ESWIN Sight 기능을 지원하고 파형 디버깅 도구를 제공하여 유저가 CPU 내부 상태와 이벤트를 손쉽게 확인할 수 있도록 합니다.
다양한 공격 모델에 대해 십여 개의 Anti-tamper 보안 기능을 구현하였습니다.
ESWIN Sight 기능을 지원하고 파형 디버깅 도구를 제공하여 유저가 CPU 내부 상태와 이벤트를 손쉽게 확인할 수 있도록 합니다.
특성
| 특성 | 설명 | ||||
| 명령어 집합 아키텍처 | RV32 E(M)_Zicsr_Zifencei_Zc_Zicon | ||||
| 모드 | 기계 모드（Machine-mode） 및 유저 모드（User-mode） 지원 | ||||
| 보안 | Smepmp 지원, 0-16개 물리 메모리 보호 구역（PMP Region） 옵션 데이터 경로 임의 분극화, 명령 주기 일관화 등 10종 이상 보안 기능 지원 |
||||
| 파이프라인 | 2스테이지 파이프라인 | ||||
| 프로세서 메모리 | TIM0 및 TIM1，사이즈 설정 가능（0KB-128MB），Parity/ECC 옵션 | ||||
| 인터럽트 | CLIC 인터럽트 컨트롤러, 112개 인터럽트 요청 지원, 마스크 불가능 인터럽트(NMI) 지원 | ||||
| 디버그 | 디버그 모듈（Debug module） JTAG/cJTAG 지원 | ||||
| 버스 포트 | 1.주변 장치 포트（Peripheral Port）：32-bit AHB 마스터 포트 2.시스템 포트（System Port）：32-bit AHB 마스터 포트（옵션） 3.프론트 포트（Front port） ：32-bit AHB슬레이브 포트, TIM0 및 TIM1에 대한 외부 액세스용 |
||||
