RISC-V CPU IP
첫 페이지
  >  
RISC-V기술
  >  
RISC-V CPU IPs
  >  
RISC-V 32-bit 아키텍처IP
  >  
R500A
R500A
RISC-V 32-bit 아키텍처IP
R500A:
ESWIN Computing R500A 32-bit 기능 안전 프로세서는 고성능 32-bit RISC-V 자동차 등급 CPU IP이며 ISO-26262 자동차 기능 안전 ASIL-B 레벨 인증을 획득하였습니다.

RV32GCBP명령어 집합 지원, Zfh(반 정밀도 부동 소수점), Zicbom(캐시 작업), Zicond(조건 실행), Zicsr(CSR 읽기 및 쓰기), Zifence(명령어 인출 장애), SmePMP(강화된 주소 보호), SPMP(슈퍼바이저 모드 주소 보호), SBA(시스템 버스 액세스) 등 공식 확장을 지원합니다.

PPMA(프로그래밍 가능 주소 속성 검사), Cache Prefetch(캐시 선인출), CCP(캐시 일관성 포트), Stack Monitor(스택 모니터), ESWIN Sight(내부 신호 통찰), N-Trace(명령어 흐름 추적) 등 기능을 지원합니다.

RTOS、μClinux등과 같은 다양한 실시간 운영체제 실행 가능하며 SPMP를 지원하는 Linux운영체제와 호환됩니다.

산업 제어, 의료 장비 제어, 저장 장치 제어, Modem, 5G 통신, 스트리밍 미디어 전송 등 높은 인터럽트 처리 속도를 요구하는 설계에 적합하며 특히 차량용 ECU/DCU, 자동차 등급 IC 설계 분야에 적합합니다.
R500A
특성
특성 설명
명령어 집합 아키텍처 RV32 IMA(FD)C(B)(P)_Zicsr_Zifencei_Zicbom_Zicond_(Zfh)
모드 기계 모드(Machine-mode), 슈퍼바이저 모드(Supervisor-mode), 유저 모드(User-mode)
보안 PMP보호 구역 최대 16개, SPMP보호 구역 최대 16개까지 가능 PPMA(Programmable Physical Memory Attributes)검사 지원
파이프라인 6스테이지 슈퍼스칼라 순차 듀얼 이슈 파이프라인,분기 예측기(Branch Predictor)포함
명령어 밀착 통합 메모리(ITIM) 0-128MB사이즈 설정 가능,Parity/ECC 옵션
데이터 밀착 통합 메모리(DTIM) 0-128MB사이즈 설정 가능,Parity/ECC 옵션
L1 명령어 캐시(L1 I$) 4KB-128KB사이즈 설정 가능, Parity/ECC 옵션
L1 데이터 캐시(L1 D$) 4KB-128KB사이즈 설정 가능, Parity/ECC 옵션
부동 소수점 장치(FPU) 배정밀도, 단정밀도 및 RISC-V Zfh반 정밀도 부동 소수점 확장 지원
디지털 신호 처리 장치(DSP) 단일 명령 다중 데이터(SIMD) 명령어 지원, 전체 RISC-V RV32P 확장 지원
인터럽트 CLIC 인터럽트 컨트롤러 지원, 최대1008개 빠른 인터럽트 요청 지원, NMI 마스크 불가능 인터럽트 지원
디버그 추적 디버그 모듈(Debug module)JTAG/cJTAG 지원, SBA(System Bus Access)지원
추적 모듈(Trace module) RISC-V N-Trace 지원
버스 포트 1.메모리 포트(Memory Port):64-bit AXI 마스터 포트
2.주변 장치 포트(Peripheral Port):32-bit AHB 마스터 포트
3.프론트 포트(Front Port):64-bit AXI 슬레이브 포트, ITIM 및DTIM에 대한 외부 액세스용
4.I/O일관성 포트(CCP Port):64-bit AXI 슬레이브 포트, I/O일관성 구현에 사용

프리세일즈
지원

AS 서비스

맨 위로 가기