특성 | 설명 | ||||
명령어 집합 아키텍처 | RV32 IMA(FD)C(B)(P)_Zicsr_Zifencei_Zicbom_Zicond_(Zfh) | ||||
모드 | 기계 모드(Machine-mode), 슈퍼바이저 모드(Supervisor-mode), 유저 모드(User-mode) | ||||
보안 | PMP보호 구역 최대 16개, SPMP보호 구역 최대 16개까지 가능 PPMA(Programmable Physical Memory Attributes)검사 지원 | ||||
파이프라인 | 6스테이지 슈퍼스칼라 순차 듀얼 이슈 파이프라인,분기 예측기(Branch Predictor)포함 | ||||
명령어 밀착 통합 메모리(ITIM) | 0-128MB사이즈 설정 가능,Parity/ECC 옵션 | ||||
데이터 밀착 통합 메모리(DTIM) | 0-128MB사이즈 설정 가능,Parity/ECC 옵션 | ||||
L1 명령어 캐시(L1 I$) | 4KB-128KB사이즈 설정 가능, Parity/ECC 옵션 | ||||
L1 데이터 캐시(L1 D$) | 4KB-128KB사이즈 설정 가능, Parity/ECC 옵션 | ||||
부동 소수점 장치(FPU) | 배정밀도, 단정밀도 및 RISC-V Zfh반 정밀도 부동 소수점 확장 지원 | ||||
디지털 신호 처리 장치(DSP) | 단일 명령 다중 데이터(SIMD) 명령어 지원, 전체 RISC-V RV32P 확장 지원 | ||||
인터럽트 | CLIC 인터럽트 컨트롤러 지원, 최대1008개 빠른 인터럽트 요청 지원, NMI 마스크 불가능 인터럽트 지원 | ||||
디버그 추적 | 디버그 모듈(Debug module)JTAG/cJTAG 지원, SBA(System Bus Access)지원 추적 모듈(Trace module) RISC-V N-Trace 지원 |
||||
버스 포트 | 1.메모리 포트(Memory Port):64-bit AXI 마스터 포트 2.주변 장치 포트(Peripheral Port):32-bit AHB 마스터 포트 3.프론트 포트(Front Port):64-bit AXI 슬레이브 포트, ITIM 및DTIM에 대한 외부 액세스용 4.I/O일관성 포트(CCP Port):64-bit AXI 슬레이브 포트, I/O일관성 구현에 사용 |