특성 | 설명 | ||||
명령어 집합 아키텍처 | RISC-V 32-bit IMAC(B)(FD)(P)(K)_Zicsr_Zifencei_Zicbom_Zicond_Zilsd_xewcie | ||||
모드 | 머신모드(Machine-mode),유저모드(User-mode) | ||||
보안 | Smepmp지원, 0-16개 물리 메모리 보호 구역(PMP Region)옵션 PPMA(Programmable Physical Memory Attributes) 검사 지원 |
||||
파이프라인 | 6 스테이지 순차 슈퍼스칼라 파이프라인,분기 예측기(Branch Predictor)포함 | ||||
프로세서메모리 | ITIM 및 DTIM, 사이즈 설정 가능(0KB-128MB), ECC 옵션 | ||||
L1 명령어 캐시(L1 I$) | 사이즈 설정 가능(4KB-128KB), Parity/ECC 옵션 | ||||
L1 데이터 캐시(L1 D$) | 사이즈 설정 가능(4KB-128KB), Parity/ECC 옵션 | ||||
인터럽트 | CLIC 인터럽트 컨트롤러, 496 개 인터럽트 요청 지원, 마스크 불가능인터럽트(NMI) 지원 | ||||
디버그 추적 | 디버그 모듈(Debug module)JTAG/cJTAG지원 추적 모듈(Trace module)RISC-V N-Trace지원 |
||||
버스 포트 | 1.메모리 포트(Memory Port):64 비트 AHB/AXI 마스터 포트 2.주변 장치 포트(Peripheral Port):32비트 AHB마스터 포트 3.프론트 포트(Front port) :32비트 AHB슬레이브 포트, TIM0 및 TIM1에 대한 외부 액세스용 |
||||
CoreMark(CoreMarks/MHz) | 5.77 | ||||
Dhrystone-Legla(DMIPS/MHz) | 2.48 |