특성 | 설명 | ||||
명령어 집합 아키텍처 | RISC-V 32-bit IMA(FD)CB(P)_Zicsr_Zifencei_Zicbom_(Zicond) | ||||
모드 | 기계 모드(Machine-mode) 및 유저 모드(User-mode) 지원 | ||||
보안 | Smepmp지원, 0-16개 물리 메모리 보호 구역(PMP Region)옵션 | ||||
파이프라인 | 6스테이지 순차적 슈퍼스칼라 파이프라인, 분기 예측기(Branch Predictor) 포함 | ||||
프로세서 메모리 | ITIM和DTIM,사이즈 설정 가능(0KB-128MB),Parity/ECC 옵션 | ||||
L1 명령어 캐시 (L1 I$) | 사이즈 설정 가능(4KB-128KB), Parity/ECC 옵션 | ||||
L1 데이터 캐시 (L1 D$) | 사이즈 설정 가능(4KB-128KB), Parity/ECC 옵션 | ||||
인터럽트 | CLIC 인터럽트 컨트롤러, 496개 인터럽트 요청 지원, 마스크 불가능 인터럽트(NMI)지원 | ||||
디버그 추적 | 디버그 모듈(Debug module) JTAG/cJTAG 지원 추적 모듈(Trace module) RISC-V N-Trace 지원 |
||||
버스 포트 | 1.메모리 포트(Memory Port):64-bit AHB/AXI 마스터 포트 2.주변 장치 포트(Peripheral Port):32-bit AHB 마스터 포트 3.프론트 포트(Front port) :32-bit AHB슬레이브 포트, TIM0 및 TIM1에 대한 외부 액세스용 |