E100
RISC—V ベースの32ビットアーキテクチャ IPコア
E100:
奕斯偉計算のE100 32ビット汎用マイクロプロセッサは、超低消費電力・極小面積を特徴とする32ビットRISC-V組込み向けCPU IP製品です。
シリーズ中で最小面積を誇るプロセッサであり、2入力NANDゲート（NAND2）換算でゲート数が1万未満という非常にコンパクトな設計となっています。E100は以下の機能をサポートしています：マシンモード、標準RISC-Vデバッグ機能、RISC-V CLINT，オプションで以下にも対応：RV32E（整数拡張命令）、ハードウェア乗除算拡張、Zc V1.0圧縮命令拡張。その特性から、面積に制約のあるIoTやマイコン分野、たとえばスマートカード、スマートグリッド、無線センサーネットワークなどに最適です。
シリーズ中で最小面積を誇るプロセッサであり、2入力NANDゲート（NAND2）換算でゲート数が1万未満という非常にコンパクトな設計となっています。E100は以下の機能をサポートしています：マシンモード、標準RISC-Vデバッグ機能、RISC-V CLINT，オプションで以下にも対応：RV32E（整数拡張命令）、ハードウェア乗除算拡張、Zc V1.0圧縮命令拡張。その特性から、面積に制約のあるIoTやマイコン分野、たとえばスマートカード、スマートグリッド、無線センサーネットワークなどに最適です。
特徴
| 特徴 | 説明 | ||||
| 命令セットアーキテクチャー | RISC-V 32-bit(E/I)(M)(C/Zc)に対応 | ||||
| 動作モード | マシンモード | ||||
| パイプライン | 2段パイプライン | ||||
| 割り込み制御 | 最大16個の割り込み要求に対応 | ||||
| デバッグ機能 | デバッグモジュール：JTAG / cJTAG に対応 | ||||
| バスインタフェース | システムポート：32ビット AHB-Lite マスターインターフェース | ||||
| アンアライメントアクセス | オプションで対応 | ||||
| CoreMark （CoreMarks/MHz） | 2.11 | ||||
| Dhrystone-Legal （DMIPS/MHz） | 0.79 | ||||
京公网安备 11030102011303号