特徴 | 説明 | ||||
命令セットアーキテクチャ | RISC-V 32ビット:EMZc、Zicsr、Zifencei | ||||
動作モード | マシンモード(Machine-mode)、ユーザーモード(User-mode) | ||||
セキュリティ | Smepmp に対応し、0~16個の物理メモリ保護領域(PMP Region)の構成が可能 | ||||
パイプライン | 2段パイプライン構成 | ||||
プロセッサ内部メモリ | TIM0 および TIM1 を内蔵、構成可能サイズ:0KB〜128MB、ECC(誤り訂正コード)オプション対応 | ||||
割り込み機能 | CLIC割り込みコントローラ対応、最大112個の高速割り込みサポート ノンマスカブル割り込み(NMI)に対応 | ||||
デバッグ機能 | デバッグモジュール(Debug module):JTAG / cJTAG に対応 | ||||
バスインタフェース | 1.ペリフェラルポート:32ビット AHB マスタインタフェース 2.システムポート:32ビット AHB マスタインタフェース(オプション対応) 3.フロントポート(Front Port):32ビット AHB スレーブインタフェース対応、外部からTIM0 とTIM1にアクセスできる |
||||
CoreMark(CoreMarks/MHz) | 2.22 | ||||
Dhrystone-Legla(DMIPS/MHz) | 0.87 |