特徴 | 説明 | ||||
命令セットアーキテクチャ | RV32 IMAC(B)(FDZfh)(P)_Zicsr_Zifencei_Zicbom_(Zicond)_Zilsd | ||||
パイプライン | 6段のスーパースカラ順序型デュアルイシュー(Dual Issue)パイプライン 、分岐予測器付き | ||||
動作モード | マシンモード(Machine-mode)、スーパーバイザーモード(Supervisor-mode)、ユーザーモード(User-mode) | ||||
セキュリティ | PMP保護領域:最大16個、SPMP保護領域:最大16個;PPMAチェックをサポート | ||||
命令密結合メモリ (ITIM) | 0〜2MBまで構成可能、ECCオプションあり | ||||
データ密結合メモリ (DTIM) | 0〜2MBまで構成可能、ECCオプションあり | ||||
L1命令キャッシュ(L1 I$) | 0〜128KBまで構成可能、2ウェイ・セットアソシアティブ、64バイトのキャッシュライン構成、ECC対応はオプション | ||||
L1データキャッシュ(L1 D$) | 0〜128KBまで構成可能、4ウェイ・セットアソシアティブ、64バイトのキャッシュライン構成、ECC対応はオプション | ||||
浮動小数点演算ユニット(FPU) | 倍精度・単精度・RISC-V Zfh(半精度浮動小数点拡張)をサポート | ||||
デジタル信号処理ユニット(DSP) | RISC-V RV32P拡張をフルサポート | ||||
割り込み機能 | CLIC割り込みコントローラ対応:各コア最大1008個の高速割り込みに対応 PLIC割り込みコントローラ対応:最大1024個の外部割り込みに対応 リカバリ可能なノンマスカブル割り込み(NMI)に対応 |
||||
デバッグ・トレース | デバッグモジュール:JTAG/cJTAG、SBA(System Bus Access Port)対応 トレースモジュール:RISC-V N-Trace対応 |
||||
バスインタフェース | 1.フラッシュポート(Flash Port):128ビットの読み取り専用AXIマスタインタフェース 2.メモリポート(Memory Port):128ビットAXIマスタインタフェース 3.ペリフェラルポート(Peripheral Port):32ビットAXIマスタインタフェース 4.フロントポート(Front Port):128ビットAXIスレーブインタフェース、外部ホストによるITIMおよびDTIMにアクセス用 5.デバッグSBAポート(SBA Port):64ビットAXIマスタインタフェース、Debug SBAによる外部システムメモリにアクセス用 |
||||
CoreMark(CoreMarks/MHz) | 5.81 | ||||
Dhrystone-Legla(DMIPS/MHz) | 2.83 |