| 特徴 | 説明 | ||||
| 命令セットアーキテクチャ | RISC-V 32ビット:IMAC(B)(FD)(P)(K)、Zicsr、Zifencei、Zicbom、Zicond、Zilsd、xewcie | ||||
| 動作モード | マシンモード(Machine-mode)、ユーザーモード(User-mode) | ||||
| セキュリティ | Smepmpに対応し、PMP Region物理メモリ保護領域は最大16個まで構成可能 PPMAチェック対応 |
||||
| パイプライン | 6段順序型スーパースカラパイプライン、分岐予測器付き | ||||
| プロセッサ内部メモリ | ITIMおよびDTIMを内蔵、構成可能サイズ:0KB〜128MB、Parity/ECCオプション対応 | ||||
| L1命令キャッシュ(L1 I$) | 構成可能サイズ:4KB〜128KB、Parity/ECCオプション対応 | ||||
| L1データキャッシュ(L1 D$) | 構成可能サイズ:4KB〜128KB、Parity/ECCオプション対応 | ||||
| 割り込み機能 | CLIC割り込みコントローラ対応、最大496個の高速割り込みサポート ノンマスカブル割り込み(NMI)に対応 |
||||
| デバッグ・トレース機能 | デバッグモジュール:JTAG / cJTAG に対応 トレースモジュール:RISC-V N-Trace 対応 |
||||
| バスインタフェース | 1.メモリポート:64ビットのAHB/AXIマスタインタフェース 2.ペリフェラルポート(Peripheral Port):32ビットAHBマスタインタフェース 3.フロントポート(Front Port):32ビットAHBスレーブインタフェース、外部によるTIM0およびTIM1にアクセス用 |
||||
| CoreMark(CoreMarks/MHz) | 5.77 | ||||
| Dhrystone-Legla(DMIPS/MHz) | 2.48 | ||||