E320
RISC—V ベースの32ビットアーキテクチャ IPコア
E320:
奕斯偉計算の E320 32ビット汎用プロセッサは、DSP用途に向けた低消費電力かつ高性能な32ビットRISC-V組込み向けCPU IP製品です。
RISC-V DSP拡張 V0.9.11 の完全な命令セットに対応しており、Zpn、Zbpbo、Zpsfoperand を含む合計244種類の命令をサポートしています。
また、RISC-V N-Trace にも対応しています。
RISC-V DSP拡張 V0.9.11 の完全な命令セットに対応しており、Zpn、Zbpbo、Zpsfoperand を含む合計244種類の命令をサポートしています。
また、RISC-V N-Trace にも対応しています。
特徴
| 特徴 | 説明 | ||||
| 命令セットアーキテクチャ | RISC-V 32-bit IMAC(B)(F)(P)_Zicsr_Zifencei_Zicbomに対応 | ||||
| 動作モード | マシンモード、ユーザモードに対応 | ||||
| セキュリティ | Smepmp に対応、物理メモリ保護領域（PMP Region）は 0〜16個まで設定可能 | ||||
| パイプライン | 3段パイプライン | ||||
| プロセッサ内部メモリ | TIM0およびTIM1をサポート、サイズは 0KB〜128MB の範囲で設定可能 | ||||
| L1命令キャッシュ（L1 I$） | 容量設定可能（4KB〜128KB） | ||||
| L1データキャッシュ（L1 D$） | 容量設定可能（4KB〜128KB） | ||||
| 割り込み制御 | CLIC割り込み制御装置に対応、最大496個の割り込み要求に対応、ノンマスカブル割り込み（NMI）にも対応 | ||||
| デバッグ／トレース機能 | デバッグモジュール：JTAG / cJTAG に対応 トレースモジュール：RISC-V N-Trace に対応 |
||||
| バスインタフェース | 1. 命令キャッシュポート（ICache Port）：32ビット AHB-Lite マスターインターフェース 2. データキャッシュポート（Dcache Port）：32ビット AHB-Lite マスターインターフェース 3. ペリフェラルポート（Peripheral Port）：32ビット AHB-Lite マスターインターフェース 4. フロントポート（Front Port）：32ビット AHB-Lite スレーブインターフェース |
||||
| CoreMark（CoreMarks/MHz） | 4.45 | ||||
| Dhrystone-Legla（DMIPS/MHz） | 1.74 | ||||
京公网安备 11030102011303号