E315-ESWIN Computing

ホーム > RISC-V テクノロジー > RISC—V ベースの32ビットアーキテクチャ IPコア > E315

E315

RISC—V ベースの32ビットアーキテクチャ IPコア

E315:

奕斯偉計算の E315 32ビット汎用プロセッサは、低消費電力かつ高性能な32ビットRISC-V組込み向けCPU IP製品です。

従来の E310 と比べて、以下の機能が追加されています：オプションで RV32Bビット操作拡張および RV32F単精度浮動小数点拡張に対応，ハーバードアーキテクチャの L1キャッシュを追加，Zicbomキャッシュ操作拡張に対応。

さらに、外部ホストインターフェースとして AXI / AHB の選択も可能です。

特徴

特徴		説明
命令セットアーキテクチャ		RISC-V 32-bit IMAC(F)(B)_Zicsr_Zifencei_Zicbomに対応
セキュリティ		Machine-mode, User-mode
Security		Smepmp に対応、PMP物理メモリ保護領域はオプションで0～16個まで設定可能 PPMAチェック対応オプションでESWIN信頼実行環境（TEE）に対応、最大64個のPMP物理メモリ保護領域をサポート
パイプライン		3段パイプライン
プロセッサ内部メモリ		TIM0およびTIM1をサポート、容量は0KB〜128MBで設定可能、ECCオプションあり
L1命令キャッシュ（L1 I$）		容量は4KB〜128KBで設定可能、ParityまたはECCの選択可
L1データキャッシュ（L1 D$）		容量は4KB〜128KBで設定可能、ParityまたはECCの選択可
割り込み制御		CLIC割り込み制御装置に対応、最大112個の割り込み要求に対応、ノンマスカブル割り込み（NMI）にも対応
デバッグ機能		デバッグモジュール（Debug Module）は JTAG / cJTAG に対応
バスインタフェース		1. 命令キャッシュインターフェース（ICache Port）：32ビット AHB / AXI マスターインターフェース 2. データキャッシュインターフェース（DCache Port）：32ビット AHB / AXI マスターインターフェース 3.命令キャッシュポートとデータキャッシュポートを統合したシステムポート：32ビット AHB / AXI マスターインターフェース 4. ペリフェラルポート：32ビット AHB マスターインターフェース 5. フロントポート：32ビット AHB スレーブインターフェース、外部からTIMにアクセス可能
CoreMark（CoreMarks/MHz）		4.45
Dhrystone-Legla（DMIPS/MHz）		1.72

E315 データマニュアルダウンロード

ファイル形式: PDF | ファイルサイズ: 1.02 MB

ダウンロード