E302
RISC—V ベースの32ビットアーキテクチャ IPコア
E302:
奕斯偉計算の E302 32ビット汎用プロセッサは、低消費電力かつ極小面積を特徴とする32ビットRISC-V組込み向けCPU IP製品です。
RISC-Vの最新仕様である Zc V1.0 圧縮命令拡張 および Smepmp セキュリティ拡張に対応しており、従来の E301 と比べて、優れたエネルギー効率と高いコード密度を実現しています。
命令またはデータの格納に使用できる 2つのオプションの緊密結合メモリ（TIM） をサポートし、外部ホストからフロントインターフェース経由でのアクセスにも対応しています。
ESWIN Sight機能を搭載し、波形デバッグツールを通じてCPU内部の状態や事件を把握することが可能。
RISC-Vの最新仕様である Zc V1.0 圧縮命令拡張 および Smepmp セキュリティ拡張に対応しており、従来の E301 と比べて、優れたエネルギー効率と高いコード密度を実現しています。
命令またはデータの格納に使用できる 2つのオプションの緊密結合メモリ（TIM） をサポートし、外部ホストからフロントインターフェース経由でのアクセスにも対応しています。
ESWIN Sight機能を搭載し、波形デバッグツールを通じてCPU内部の状態や事件を把握することが可能。
特徴
| 特徴 | 説明 | ||||
| 命令セットアーキテクチャ | RISC-V 32-bit EMZc_Zicsr_Zifencei に対応 | ||||
| 動作モード | マシンモード、ユーザモードに対応 | ||||
| セキュリティ | 最大16個までの物理メモリ保護領域（PMP）を設定可能 | ||||
| パイプライン | 3段パイプライン | ||||
| プロセッサ内部メモリ | TIM0 および TIM1 に対応、サイズは0KB〜128MBで設定可能、ECCオプションあり | ||||
| 割り込み制御 | CLIC割り込み制御装置に対応、112個の割り込み要求とノンマスカブル割り込み（NMI）をサポート | ||||
| デバッグ機能 | デバッグモジュール（Debug Module）は JTAG / cJTAG に対応 | ||||
| バスインタフェース | 1. ペリフェラルポート（Peripheral Port）：32ビット AHB マスターインターフェース 2. フロントポート（Front Port）：32ビット AHB スレーブインターフェース（外部から TIM0 / TIM1 にアクセス可能） |
||||
| CoreMark（CoreMarks/MHz） | 3.25 | ||||
| Dhrystone-Legla（DMIPS/MHz） | 1.47 | ||||
京公网安备 11030102011303号