特徴 | 説明 | ||||
命令セットアーキテクチャ | RISC-V 32-bit EMC_Zicsr_Zifencei に対応 | ||||
動作モード | マシンモード、ユーザモードに対応 | ||||
セキュリティ | 最大16個までの物理メモリ保護領域(PMP)を設定可能 | ||||
パイプライン構成 | 3段パイプライン | ||||
割り込み制御 | CLIC割り込み制御装置に対応、最大32個の割り込み要求に対応、ノンマスカブル割り込み(NMI)にも対応 | ||||
デバッグ機能 | デバッグモジュール(Debug Module)は JTAG / cJTAG に対応 | ||||
バスインタフェース | ペリフェラルポート(Peripheral Port):32ビット AHB マスターインターフェース | ||||
CoreMark(CoreMarks/MHz) | 3.02 | ||||
Dhrystone-Legal(DMIPS/MHz) | 1.47 |