首页
> RISC-V技术
> RISC-V CPU IP
> RISC-V 64位架构IP
>
S700
S700
RISC-V 64位架构IP
S700:
奕斯伟计算S700 64位通用处理器是高性能64位RISC-V应用级CPU IP。
采用自研9~12级流水，乱序三发射架构；
可组成具有3层cache、最多4核互联的CPU子系统，支持核间缓存一致性；
支持可信的执行环境、E-Trace调试等功能，便于使用及调试；
支持Linux等操作系统，可广泛应用于手机处理器、应用处理器等高性能场景。
采用自研9~12级流水，乱序三发射架构；
可组成具有3层cache、最多4核互联的CPU子系统，支持核间缓存一致性；
支持可信的执行环境、E-Trace调试等功能，便于使用及调试；
支持Linux等操作系统，可广泛应用于手机处理器、应用处理器等高性能场景。
特性
| 特性 | 描述 | ||||
| 指令集架构 | RISC-V 64位GCB(V) | ||||
| 多核 | 单核、双核、4核可选 | ||||
| 模式 | 机器模式（Machine-mode）、监督模式（Supervisor-mode）、用户模式（User-mode） | ||||
| 安全 | 支持ESWIN可信执行环境（TEE）方案，物理内存保护（PMP） 区域最高可达64个 | ||||
| 流水线 | 12级超标量乱序流水线，3路解码 | ||||
| 分支预测器(BP) | BTB，IJTB，BHT，RAS | ||||
| L1指令缓存（L1 I$） | 大小可配置（16KB、32KB、64KB），Parity/ECC可选 | ||||
| L1数据缓存（L1 D$） | 大小可配置（16KB、32KB、64KB），Parity/ECC可选 | ||||
| 私有L2缓存 （Private L2$） | 大小可配置（0KB、128KB、256KB、512KB），Parity/ECC可选 | ||||
| 共享最后一级缓存（Cluster LLC） | 大小可配置（512KB-4MB），Parity/ECC可选 | ||||
| 内存管理单元 | SV39，ITLB，DTLB | ||||
| 中断 | CLINT，PLIC | ||||
| 调试跟踪 | 调试模块（Debug module）支持JTAG 跟踪模块（Trace module）支持RISC-V标准的E-Trace |
||||
| 总线接口 | 1. 内存接口（Memory Port）：128位AXI主接口 2. 外设接口（Peripheral Port）：128位AXI主接口 3. 前置接口（Front port） ：128位AXI从接口 |
||||
| 矢量扩展（Vector） | 支持RVV1.0 | ||||
京公网安备 11030102011303号